号2001-0060566

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI. ⁷	(11) 공개번호 특2001-0060566
HOIL 21/3205	(43) 공개일자 2001년07월07일
(21) 출원번호 (22) 출원일자	10-1999-0062963 1999년12월27일
(71) 출원인	주식회사 하이닉스반도체 박증섭
(72) 발명자	경기 이천시 부발읍 아미리 산136-1 송한상
	서물특별시서초구서초동1326-17우성마파트501-2209
	임찬
(74) 대리인	경기도미천시대월면사동리현대5차마파트502-1702 최승민, 신영무
실사경구 : 있음	

(54) 반도체 소자의 케페시터 제조방법

Roy

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 탄탈톱 옥사미드(TacQa) 유전체막을 사용하는 MIS 또는 MIM 캐패시터에서 유효 산화막 두메의 증가로 인해 후속 열처리 조건이 제한되어 캐패시터의 정전용량을 증대시킬 수 없는 문제점을 해결하기 위하여, 탄탈롭 옥사이드 유전체막 형성시 티타늄 옥사이드(TiQa)를 도핑하므로써, 동일한 공정 조건에서 캐패시터의 정전용량 및 누설전류 특성을 향상시킬 수 있도록 한 반도체 소자의 캐패시터 제조방법이 개시된다.

四班丘

51

4001

탄탈롭 옥사이드 유전체막, 티타늄 옥사이드 도핑

BAH

도면의 간단을 설명

도 1a 내지 1c는 본 발명에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.

<도면의 주요 부분에 대한 부호 설명>

11 : 기판

12 : 하부전극

13 : 급속 열 질화막

14 : 유전체막

15 : 상부전극

발명의 상치를 설명

때명의 목적

堂智OI 今时上 기술 里 그 보야의 중레기술

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 탄탈륨 옥사미드(Ta_Os) 캐패시터의 유

전특성 및 누설전류 특성을 개선하기 위한 반도체 소자의 케페시터 제조방법에 관한 것이다.

일반적으로, 탄탈륨 옥사이드(Ta_Q)를 유전체막으로 사용하는 MIS(Metal-Insulator-Silicon) 또는 MIM(Metal-Insulator-Metal) 캐패시터의 제조 공정에서 탄탈륨 옥사이드의 증착 및 800℃ 이상의 고온 열처리 후, 탄탈륨 옥사이드막의 유전상수는 25 정도의 값을 나타낸다. 또한, 하부전극 물질로 금속물질을 사용하는 경우 금속 하부전극의 배향성에 따라 유전막이 우선 방향성을 나타내며 유전상수가 증가하게 된다. 또한, 금속 물질은 폴리실리콘과의 전기적 에너지 장벽(Enersy Barrier; Work Function(일 함수))이 크므로 유효 산화막 두께(Tox)를 감소시킬 수 있고 동일 유효 산화막 두께에서의 누설전류를 감소시킬 수있는 장점을 갖는다. 탄탈륨 옥사이드 캐패시터의 유전특성을 확보하기 위해서는 고온의 산소 분위기에서 열처리 공정이 요구되는데 이때 하부전극 물질의 산화를 방지하기 위해서는 후속 열처리 공정 조건에 제약이 있다. 따라서 후속 열처리 공정 조건이 동일한 경우 동일한 유효 산화막 두페를 갖는 유전막의 정전용량을 증가시키기 위해서는 유전막의 유전상수를 증가시키는 것이 필요하다.

草智이 이루고자하는 기술적 과제

따라서, 본 발명은 탄탈룹 옥사이드(TacOa) 유전막 증착시 유전 특성이 우수한 티타늄 옥사이드(TiOb)를 도핑하므로써, 캐패시터의 정전 용량 및 유전특성을 개선할 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 하부구조가 형성된 기 판 상에 하부전국을 형성한 후 상기 하부전국 상에 급속 열 질화막을 형성하는 단계; 상기 급속 열 질화 막 상에 타늄 목사이드를 도핑하면서 탄탈륨 목사이드를 증착하며, 이로 인하여 유전체막이 형성되는 단 계; 및 상기 유전체막 상에 상부전국을 형성하는 단계를 포합하여 이루어지는 것을 특징으로 한다.

발명의 구성 및 작용

하부전극 물질로 폴리실리콘 또는 금속물질을 이용한 MIS 또는 MIM 캐패시터 제조공정에서, 유전막의 정 전용량을 증가시키기 위해서는 유전막의 두꼐를 감소시키거나 유전막의 면적 및 유전상수를 증가시켜야 한다. 동일한 셀 구조 및 두꼐를 갖는 캐패시터의 경우 유전막의 유전상수가 증가되어야 정전용량이 증가 하므로, 캐패시터 제조공정시 유전상수가 큰 유전막의 사용이 요구된다.

이하, 첨부된 도면을 참조하며 본 발명의 실시 예를 상세히 설명하기로 한다.

도 1a 내지 1c는 본 발명에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.

도 Ia에 도시된 바와 같이, 하부구조가 형성된 기판(11) 상에 하부전국(12)을 형성한 후 급속 열처리하여 하부전국(12) 상에 급속 열 질화막(13)을 형성한다. 여기에서, 하부전국(12)은 폴리실리콘 또는 금속물질 을 이용하며 형성하는데, 폴리실리콘을 사용하는 경우에는 기판(11) 상에 폴리실리콘총을 형성한 후 50:1 배로 30 내지 50초 동안 세정하고 15 내지 30°C의 NHOH에 10 내지 20분 동안 디팡(Dipping)한다. 또한, 급속 열 질화막(13)은 NH, 가스를 이용하며 750 내지 900°C의 온도에서 급속 열처리하므로써 형성된다.

도 1년에 도시된 바와 같이, 급속 열 집화막(13) 상에 티타늄 옥사이드(TiO₂)를 도핑하면서 탄탈륨 옥사이드(TaO₂)를 증착하여 유전체막(14)을 형성한다. 여기에서, 탄탈륨 옥사이드막은 반응로 내의 압력을 0.1 내지 0.6forr로 하고 온도를 300 내지 400℃로 유지한 상태에서, 원료 물질로 탄탈륨 에톡사이드(Tantalum Etoxide; Ta(C₂H₂O)₂)를 사용하며 형성하며, 증착 소오스의 유량은 0.005 내지 2cc로 한다. 이때, 반응 원료의 운반가스 및 산화제로는 각각 N₂ 및 0.를 이용하며, N₂ 및 0.의 유량은 각각 350 내지 450sccm, 20 내지 50sccm으로 유지한다. 한편, 티타늄 옥사이드를 도평하기 위한 원료 물질로는 Ti(OCH₂)₄를 0.01 내지 0.1mol로 용매(solvent)인 에탄을(Ethanol)과 희석하여 사용하고 반응 원료의 운 반가스로는 N를 사용하며, N₂의 유량은 100 내지 300sccm으로 한다. 그리고, 탄탈륨 옥사이드의 원료 물질과 티타늄 옥사이드의 원료 물질은 반응챔버 전단에서 혼합하여 반응챔버로 주입한다.

티타늄 옥사이드의 원료 물질로 Ti(OC.4%),를 사용하는 미유를 설명하면 다음과 같다.

화학기상증착(CVD)법으로 티타늄 목사이드 박막을 증착하는 경우 사용되는 원료 물질로는 주로 상온에서 액상인 Ti(OCAL), Ti(I-OCAL), Ti(I-O

이상과 같은 방법으로 유전체막(14)을 형성하고 난 후에는 유전체막 내의 탄소, 수소 등의 불순물 및 산소 공공과 같은 결합을 제거하기 위하여 플라즈마 어닐링 또는 W/Q, 머닐링을 이용하여 저온 열쳐리 공정을 실시한다. 플라즈마 어닐링은 300 내지 550c의 온도에서 Q 또는 N,O를 300 내지 700sccm의 유량으로 공급하는 분위기에서 30 내지 120초 동안 200 내지 500까의 전력으로 실시하고, UV/Q 머닐링시은 300

내지 550°C의 온도에서 2 내지 10분 동안 15 내지 30mW/cm의 강도(Intensive)로 실시한다.

저온 열처리 공정 후에는 퍼니스 어닐링 또는 급속 열처리(RTP) 공정을 실시한다. 여기에서, 퍼니스 어닐링은 No 또는 O를 10 내지 15slm의 유량으로 공급하는 분위기에서 750 내지 800억의 온도 조건으로 30 내지 60분 동안 실시하며, 급속 열처리 공정은 No 또는 O 분위기에서 750 내지 850억의 온도조건에서 60 내지 120초 동안 실시하다.

도 1c를 참조하여, 유전체막(14)이 형성된 전체구조 상에 상부전극(15)을 형성한다. 상부전극은 티타늄 나이트라이드막(15A) 및 플리실리콘총(15B)의 적흥 구조로 이루어진다. 먼저, 티타븀 나이트라이드막(15A)은 화학기상증착(CVO)법으로 티타늄 나이트라이드(TiN)를 200 내지 500Å의 두께로 증착하여 형성한다. 이때에는 원료 물질로 TiCL를 사용하고 반응가스로 NL을 사용하여, 원료 물질과 반 응가스의 유량을 각각 10 내지 1000sccm으로 공급한다. 이때, 반응로 내의 압력은 0.1 내지 2Torr로 유지 하고 온도는 300 내지 500°C로 유지한다. 또한, 폴리실리콘총(15B)은 도프트 폴리실리콘을 800 내지 1200 Å의 두께로 증착한 후 650 내지 850°C의 온도에서 열처리하므로써 형성된다.

#84 夏季

상술한 바와 같이, 본 발명은 MIS 또는 MIM 구조의 캐패시터에서 유전체막으로 탄탈륨 옥사이드 $(Te_{\bullet}Q_{\bullet})$ 를 사용하는 경우, 탄탈륨 옥사이드 중착시 유전 특성이 우수한 티타늄 옥사이드 (TiO_{\bullet}) 를 도핑하여 유전체막을 형성하므로써, 캐패시터의 정전용량 및 누설전류 특성을 개선할 수 있다.

(57) 경구의 범위

청구항 1. 하부구조가 형성된 기판 상에 하부전극을 형성한 후 상기 하부전극 상에 급속 열 질화막을 형성하는 단계;

상기 급속 열 질화막 상에 타늄 옥사이드를 도핑하면서 탄탈륨 옥사이드를 증착하며, 이로 인하여 유전체 막이 형성되는 단계; 및

상기 유전체막 상에 상부전국을 형성하는 단계를 포함하며 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 2. 제 1 항에 있어서.

상기 하부전국은 폴리실리콘 또는 금속물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패 시터 제조방법.

청구항 3. 제 1 항에 있어서,

상기 하부전국은 상기 기판 상에 폴리실리콘흥을 형성한 후 50:1 HF로 30 내지 50초 동안 세정하고 15 내지 30°c의 NHLOH에 10 내지 20분 동안 디팡하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 4. 제 1 항에 있어서,

상기 급속 열 질화막은 NH, 가스를 이용하며 750 내지 900℃의 온도에서 급속 열처리하므로써 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 5. 제 1 항에 있머서,

상기 탄탈륨 옥사이드막은 반응로 내의 압력을 0.1 내지 0.6Torr로 하고 온도를 300 내지 400℃로 유지한 상태에서, 원료 물질로 탄탈륨 에톡사이드를 사용하며 형성하는 것을 특징으로 하는 반도체 소자의 캐패 시터 제조방법.

청구항 6. 제 1 항에 있어서,

상기 탄탈륨 옥사이드막 형성시 증착 소오스의 유량은 0.005 내지 2cc로 하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 7. 제 5 항에 있어서,

상기 탄탈륨 옥사이드 원료 물질의 운반가스 및 산화제로는 각각 350 내지 450sccm의 N₂ 및 20 내지 50sccm의 O₂를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 8. 제 1 항에 있어서,

상기 티타늄 옥사이드의 원료물질로는 Ti(OCHs)4를 상용하며, 0.01 내지 0.1mol의 원료 물질을 메탄올과 희석하여 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구함 9. 제 8 함에 있머서,

상기 티타늄 옥사이드 원료 물질의 운반가스로는 100 내지 300sccm의 Ne를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구함 10. 제 1 항에 있머서,

상기 유전체막 형성시 탄탈륨 옥사이의 원료 물질과 티타늄 옥사이드의 원료 물질은 반응챔버 전단에서 혼합하여 반응챔버로 주입하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구함 11. 제 1 항에 있어서,

상기 유전체막 형성 후 저온 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소 자의 캐패시터 제조방법.

청구항 12. 제 11 항에 있어서.

상기 저온 열처리 공정은 300 내지 550℃의 온도에서 Q 또는 N₂0를 300 내지 700sccm의 유량으로 공급하 며 30 내지 120초 동안 200 내지 500㎞의 전력으로 열처리하는 플라즈마 어닐링 공정인 것을 특징으로 하 는 반도체 소자의 캐패시터 제조방법.

청구항 13. 제 11 항에 있어서,

상기 저온 열처리 공정은 300 내지 550℃의 온도에서 2 내지 10분 동안 15 내지 30mΨ/cm의 강도로 열처리하는 UV/0. 머닐링 공정인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구함 14. 제 1 항에 있어서,

상기 유전체막 형성 후 고온 열처리 공정을 살시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소 자의 캐패시터 제조방법.

첨구항 15. 제 14 항에 있어서,

상기 고온 열처리 공정은 №0 또는 0.를 10 내지 15s1m의 유량으로 공급하여 750 내지 800c의 온도 조건으로 30 내지 60분 동안 열처리하는 퍼니스 머닐링 공정인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 16. 제 14 항에 있어서,

상기 고온 열처리 공정은 N-0 또는 0, 분위기에서 750 내지 850℃의 온도조건에서 60 내지 120초 동안 열 처리하는 급속 열처리 공정인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구함 17. 제 1 함에 있어서,

상기 상부전국은 티타늄 나이트라이드막 및 폴리실리콘총의 적총 구조로 형성하는 것을 특징으로 하는 반 도체 소자의 캐패시터 제조방법.

청구항 18. 제 17 항에 있어서,

상기 티타늄 나이트라이드막은 화학기상증착법으로 티타늄 나이트라이드를 200 내지 500Å의 두께로 증착 하며 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 19. 제 17 항에 있어서,

상기 티타늄 나이트라이드막은 원료 물질로 TiCL를 사용하고 반응가스로 ML를 사용하여, 원료 물질과 반응가스의 유량을 각각 10 내지 1000sccm으로 공급하며, 반응로 내의 압력은 0.1 내지 2Torr로 유지하고 온도는 300 내지 500c로 유지하며 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 20. 제 17 항에 있머서,

상기 플리실리몬층은 도프트 폴리실리콘을 800 내지 1200Å의 두께로 증착한 후 650 내지 850°C의 온도에 서 열처리하므로써 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

£₽!

*도朗*1





